安永 守利 / Yasunaga, Moritoshi

システム情報系 教授 / Professor, Faculty of Engineering, Information and Systems

関連記事 / Related Articles in COTRE

誰もが高度な情報通信技術を駆使する時代へ
次世代インタラクティブ情報通信基盤リサーチユニット
Toward an era in which everyone uses advanced information-communication technologies

 

論文 / Publication

  1. 自力で学習する大脳視覚野AIチップの製作―第1回 自己組織化マップAIの基礎― 安永,守利 トランジスタ技術 57 (4) 131 - 135 (2020)
  2. 遺伝的アルゴリズムを用いたインダクタを含むPCB 用超高速配線の試作設計 狩野貴彦, 松本, 昂, 星野裕哉, 安永, 守利 第34回エレクトロニクス実装学会春季講演大(大会中止:論文公開のみ) 13C4-01 (2020)
  3. 自己組織化マップ(SOM)のハードウェア実装 安永,守利 エレクトロニクス実装学会誌 23 (2) 128 - 134 (2020)
  4. Evaluation of support vector machine applied to hammering-sound-test for different concrete structures Yasuda, Yu, Kawahara, Yuuki, Utagawa, Noriyuki, Kuroda, Chitose, Yoshihara, Ikuo, Yasunaga, Moritoshi Proc. International Symposium on Artificial Life and Robotics 2020 (AROB 25th '20) 574 - 578 (2020)
  5. FPGA-Based Object Detection for Autonomous Driving System Harada, Ken-ichi, Kanazawa, Kenji, Yasunaga, Moritoshi ICFPT-2019 (2019)
  6. Evolutionary Design Methodology for High-speed Digital Signal Transmission: Capacitor-Segmental-Transmission-Line Designed by Genetic Algorithm Hoshino, Yuya, Matsuoka, Shumpei, Odaira, Tetsuya, Matsumoto, Takashi, Yoshihara, Ikuo, Yasunaga, Moritoshi Proc. of International Symposium on Nonlinear Theory and its Applications 2019 (NOLTA2019) 130 - 133 (2019)
  7. A High-Signal-Integrity PCB Trace with Embedded Chip Capacitors and Its Design Methodology Using a Genetic Algorithm Yasunaga, Moritoshi, Matsuoka, Shumpei, Hoshino, Yuya, Matsumoto, Takashi, Odaira, Tetsuya Transactions of The Japan Institute of Electronics Packaging 12 E19-007-1 - E19-007-9 (2019)
  8. Parallel hardware implementation of self-organizing map using multiple Zynq FPGAs Hoshino, Yuya, Matsuoka, Shumpei, Odaira, Tetsuya, Matsumoto, Takashi, Yoshihara, Ikuo, Yasunaga, Moritoshi Proc. of International Symposium on Nonlinear Theory and its Applications 2019 (NOLTA2019) 5 - 8 (2019)
  9. A High-Signal-Integrity PCB Trace with Embedded Chip Capacitors and Its Design Methodology Using a Genetic Algorithm Yasunaga, Moritoshi, Matsuoka, Shumpei, Hoshino, Yuya, Matsumoto, Takashi, Odaira, Tetsuya Transactions of The Japan Institute of Electronics Packaging 12 E19-007-1 - E19-007-9 (2019)
  10. AI-based Design Methodology for High-speed Transmission Line in PCB Yasunaga, Moritoshi, Matsuoka, Shumpei, Hoshino, Yuya, Matsumoto, Takashi, Odaira, Tetsuya Proceeding of IEEE CPMT Symposium Japan 2019 (ICSJ2019) 223 - 226 (2019)

researchmap の論文リストを表示する Show the publication list on researchmap

※上記の論文リストは researchmapから取得した論文リストにDOIリンク等の情報を付加したものです。筑波大学研究者総覧(TRIOS)または researchmapの論文リストが更新されると後日反映されます。

論文のオープンアクセス版を読む Check out a freely downloadable version

知財 / Intellectual properties

  1. 2012-130188 : 高周波用配線構造体,高周波用実装基板,高周波用配線構造体の製造方法および高周波信号の波形整形方法 安永,守利
  2. 2012-130181 : 高周波用配線構造体,高周波用実装基板,高周波用配線構造体の製造方法および高周波信号の波形整形方法 安永,守利
  3. 特願2004-216187 : 情報処理装置および情報処理方法 安永, 守利
  4. 特願2003-566600 : 可変形ミラーの調整方法、調整装置および、その調整方法の実施のための処理プログラム 安永, 守利
  5. 特願2000-296985 : 画像の比較・認証装置とその方法 安永, 守利
筑波大学研究ポータル University of Tsukuba research information Portal
COTRE(コトリ)|COmmunity of Tsukuba REsearchers

発行:筑波大学 URA研究戦略推進室・研究推進部